

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : **05-260437**

(43)Date of publication of application : **08.10.1993**

(51)Int.Cl.

H04N 5/92

G11B 20/12

H04N 5/93

(21)Application number : **04-054936**

(71)Applicant : **MATSUSHITA ELECTRIC IND CO LTD**

(22)Date of filing : **13.03.1992**


(72)Inventor : **SHIGESATO TATSURO  
NAKAHAMA MASARU**

## (54) INFORMATION RECORDING DEVICE AND INFORMATION REPRODUCING DEVICE

(57)Abstract:

**PURPOSE:** To realize formatting for preventing erroneous propagation due to a transmission error with respect to the information recording device and the information reproducing device employing variable length coding.

**CONSTITUTION:** An inputted quantization value is recorded in a 1st memory 7 through variable length coding. While a variable length code word recorded in the 1st memory 7 is being read, the word is subject to format processing and the result is recorded in a 2nd memory 13. Moreover, the quantization value is decoded in the opposite sequence to the above at the reproduction. Formatting processing applicable even to a high speed input signal such as a moving picture signal is attained by using the two memories 7, 13 and executing variable length coding and formatting in the pipeline way. Through the constitution above, the recording device and the reproducing device are used in common and the reduction effect of the circuit scale is large.



## LEGAL STATUS

[Date of request for examination] 10.01.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2950005

[Date of registration] 09.07.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-260437

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 N 5/92	H	8324-5C		
G 1 1 B 20/12		7033-5D		
H 0 4 N 5/93	C	4227-5C		

審査請求 未請求 請求項の数11(全 11 頁)

(21)出願番号 特願平4-54936

(22)出願日 平成4年(1992)3月13日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 重里 達郎

大阪府門真市大字門真1006番地 松下電器  
産業株式会社内

(72)発明者 中濱 勝

大阪府門真市大字門真1006番地 松下電器  
産業株式会社内

(74)代理人 弁理士 小鍛冶 明 (外2名)


(54)【発明の名称】 情報記録装置および情報再生装置

(57)【要約】

【目的】 可変長符号化を用いた情報記録装置と情報再生装置に関し、伝送路誤りによる誤り伝搬を防ぐフォーマット化を実現する。

【構成】 入力される量子化値を可変長符号化して第1のメモリ7に記録する。次に第1のメモリ7に記録された可変長符号語を読み出しながらフォーマット化して第2のメモリ13に記録する。また再生時にはこの逆の順番に量子化値を復号する。

【効果】 2つのメモリを用いてパイプライン式に可変長符号化とフォーマット化を実行することによって、動画信号のような高速な入力信号にも適用可能なフォーマット化が可能になる。また本発明の構成は記録装置と再生装置の共用化が容易であり、回路規模の削減効果が大い。



【特許請求の範囲】

【請求項1】 画像または音声情報を複数画素ずつ集めて小ブロックを構成し、前記小ブロック内の画素成分を冗長を除去しやすいうように変換し、前記変換された画素成分を量子化して可変長符号化し、前記小ブロック毎に固定長の記録ブロックを定め、前記可変長符号化された小ブロック毎の可変長符号語を決められたフォーマットに従って前記記録ブロックに記録して伝送する際に、V RAMおよびF RAMの2種類のメモリを準備し、前記小ブロック毎の変換された画素成分を前記V RAMに可変長符号化しながら隙間なく書き込むV RAM記録手段と、前記V RAM記録手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を前記フォーマットに従って可変長符号語毎に前記F RAMに書き込むフォーマット手段とを具備し、前記F RAMに書き込まれたフォーマット化されたデータを伝送することを特徴とする情報記録装置

【請求項2】 画像または音声情報を複数画素ずつ集めて小ブロックを構成し、前記小ブロック内の画素成分を冗長を除去しやすいうように変換し、前記変換された画素成分を量子化して可変長符号化し、前記小ブロック毎に固定長の記録ブロックを定め、前記可変長符号化された小ブロック毎の可変長符号語を決められたフォーマットに従って前記記録ブロックに記録して伝送されたデータを再生する際に、V RAMおよびF RAMの2種類のメモリを準備し、前記伝送されてくるフォーマット化されたデータを前記F RAMに書き込み、前記F RAMへ書き込まれたデータを可変長符号語毎に前記小ブロック毎に分類して前記V RAMへ書き込むデフォーマット手段と、前記デフォーマット手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を可変長符号復号化して前記変換された画素成分に復号する可変長復号化手段とを具備することを特徴とする情報再生装置

【請求項3】 画像または音声情報を複数画素ずつ集めて小ブロックを構成し、前記小ブロック内の画素成分を冗長を除去しやすいうように変換し、前記変換された画素成分を量子化して可変長符号化し、前記小ブロック毎に固定長の記録ブロックを定め、前記可変長符号化された小ブロック毎の可変長符号語を決められたフォーマットに従って前記記録ブロックに記録して伝送する際または前記フォーマットで伝送されたデータを再生する際に、V RAMおよびF RAMの2種類のメモリを準備し、前記小ブロック毎の変換された画素成分を前記V RAMに可変長符号化しながら隙間なく書き込むV RAM記録手段と、前記V RAM記録手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を前記フォーマットに従って可変長符号語毎に前記F RAMに書き込むフォーマット手段とを有し、前記F RAMに書き込まれたフォーマット化されたデータを伝送する情報記録装置と、前記伝送されてくるフォーマット化されたデータを前記F

RAMに書き込み、前記F RAMへ書き込まれたデータを可変長符号語毎に前記小ブロック毎に分類して前記V RAMへ書き込むデフォーマット手段と、前記デフォーマット手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を可変長符号復号化して前記変換された画素成分に復号する可変長復号化手段とを有する情報再生装置を具備し、前記V RAM記録手段と可変長復号化手段、または前記フォーマット手段とデフォーマット手段を同一の回路をスイッチで切り替えて使い分けられることを特徴とする情報記録再生装置。

【請求項4】 V RAM記録手段が、入力される量子化値を可変長符号化する可変長符号化手段と、前記可変長符号化と同時に符号長を検出する符号長検出手段と、前記可変長符号化手段で得られた可変長符号語を前記符号長検出手段によって得られた符号長をもとにシフトするシフト手段と、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、前記シフト手段でシフトされた可変長符号語を既に前記レジスタに記憶されている可変長符号語の後ろに隙間無く接続するように前記シフト手段の出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段で混合された連続する可変長符号語の系列を前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶された可変長符号語の系列が所定量以上になったときにV RAMに前記レジスタの出力を書き込むV RAM書き込み手段とを備えることを特徴とする請求項1記載の情報記録装置。

【請求項5】 V RAM記録手段が、入力される量子化値を可変長符号化する可変長符号化手段と、前記可変長符号化と同時に符号長を検出する符号長検出手段と、前記可変長符号化手段で得られた可変長符号語を前記符号長検出手段によって得られた符号長をもとにシフトするシフト手段と、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、前記シフト手段でシフトされた可変長符号語を既に前記レジスタに記憶されている可変長符号語の後ろに隙間無く接続するように前記シフト手段の出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段で混合された連続する可変長符号語の系列を前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶された可変長符号語の系列が所定量以上になったときにV RAMに前記レジスタの出力を書き込むV RAM書き込み手段とを備えることを特徴とする請求項3記載の情報記録再生装置。

【請求項6】 フォーマット手段が、V RAMからの出力とF RAMからの出力をスイッチで切り換えるスイッチ手段と、前記スイッチ手段で選択されたV RAMまたはF RAMの出力をシフトするシフト手段と、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、前記シフト手段でシフトされたデータを既に

前記レジスタに記憶されているデータの後ろに隙間無く接続するように前記シフト手段の出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段で混合されたデータを前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶されたデータの中の現時刻の可変長符号語の先頭ビットからのデータを用いて符号長を検出する符号長検出手段と、前記符号長検出手段によって得られた符号長を前記可変長符号語の先頭ビットに加算して次の可変長符号語の先頭ビットを求め、その先頭ビットが所定のビット数より大きい場合にF RAMに前記レジスタの出力を書き込むF RAM書き込み手段とを備えることを特徴とする請求項1記載の情報記録装置。

【請求項7】 フォーマット手段が、VRAMからの出力とF RAMからの出力をスイッチで切り換えるスイッチ手段と、前記スイッチ手段で選択されたVRAMまたはF RAMの出力をシフトするシフト手段と、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、前記シフト手段でシフトされたデータを既に前記レジスタに記憶されているデータの後ろに隙間無く接続するように前記シフト手段の出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段でミックスされたデータを前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶されたデータの中の現時刻の可変長符号語の先頭ビットからのデータを用いて符号長を検出する符号長検出手段と、前記符号長検出手段によって得られた符号長を前記可変長符号語の先頭ビットに加算して次の可変長符号語の先頭ビットを求め、その先頭ビットが所定のビット数より大きい場合にF RAMに前記レジスタの出力を書き込むF RAM書き込み手段とを備えることを特徴とする請求項3記載の情報記録再生装置。

【請求項8】 デフォーマット手段が、VRAMからの出力とF RAMからの出力をスイッチで切り換えるスイッチ手段と、前記スイッチ手段で選択されたVRAMまたはF RAMの出力をシフトするシフト手段と、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、前記シフト手段でシフトされたデータを既に前記レジスタに記憶されているデータの後ろに隙間無く接続するように前記シフト手段の出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段で混合されたデータを前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶されたデータの中の現時刻の可変長符号語の先頭ビットからのデータを用いて符号長を検出する符号長検出手段と、前記符号長検出手段によって得られた符号長を前記可変長符号語の先頭ビットに加算して次の可変長符号語の先頭ビットを求め、その先頭ビットが所定のビット数より大きい場合にVRAMに前記レジスタの出力を書き込むVRAM書き込み手段とを備えることを特徴とする請求

項2記載の情報記録装置。

【請求項9】 デフォーマット手段が、VRAMからの出力とF RAMからの出力をスイッチで切り換えるスイッチ手段と、前記スイッチ手段で選択されたVRAMまたはF RAMの出力をシフトするシフト手段と、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、前記シフト手段でシフトされたデータを既に前記レジスタに記憶されているデータの後ろに隙間無く接続するように前記シフト手段の出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段で混合されたデータを前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶されたデータの中の現時刻の可変長符号語の先頭ビットからのデータを用いて符号長を検出する符号長検出手段と、前記符号長検出手段によって得られた符号長を前記可変長符号語の先頭ビットに加算して次の可変長符号語の先頭ビットを求め、その先頭ビットが所定のビット数より大きい場合にVRAMに前記レジスタの出力を書き込むVRAM書き込み手段とを備えることを特徴とする請求項3記載の情報記録再生装置。

【請求項10】 可変長復号化手段が、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、VRAMから出力されるデータを前記レジスタに既に記憶されているデータの後ろに隙間無く接続するように前記VRAMの出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段でミックスされたデータを前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶されたデータの中の現時刻の可変長符号語の先頭ビットからのデータを用いて可変長復号して量子化値を出力する可変長復号手段と、同時に可変長符号語の先頭ビットからのデータを用いて符号長を検出する符号長検出手段と、前記符号長検出手段によって得られた符号長を前記可変長符号語の先頭ビットに加算して次の可変長符号語の先頭ビットを求め、その先頭ビットが所定のビット数より大きい場合にVRAMから新しいデータを前記セレクト手段を用いて前記レジスタに入力することを備えることを特徴とする請求項2記載の情報記録装置。

【請求項11】 可変長復号化手段が、一定の長さの連続する可変長符号語の系列を記憶できるレジスタを準備し、VRAMから出力されるデータを前記レジスタに既に記憶されているデータの後ろに隙間無く接続するように前記VRAMの出力と前記レジスタの出力をセレクトするセレクト手段と、前記セレクト手段でミックスされたデータを前記レジスタに記憶するレジスタ記憶手段と、前記レジスタ記憶手段によって記憶されたデータの中の現時刻の可変長符号語の先頭ビットからのデータを用いて可変長復号して量子化値を出力する可変長復号手段と、同時に可変長符号語の先頭ビットからのデータを用いて符号長を検出する符号長検出手段と、前記符号長

検出手段によって得られた符号長を前記可変長符号語の先頭ビットに加算して次の可変長符号語の先頭ビットを求め、その先頭ビットが所定のビット数より大きい場合にVRAMから新しいデータを前記セクタを用いて前記レジスタに入力することを備えることを特徴とする請求項3記載の情報記録再生装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、画像情報や音声情報を可変長符号化して記録する情報記録装置とその再生装置に関するものである。

【0002】

【従来の技術】画像情報や音声情報は、伝送または記録する場合に、データ量を削減するために高効率符号化を用いることが多い。高効率符号化は画像情報の持つ冗長成分を除去してデータ量を圧縮する手段である。高効率符号化としては、入力された標本値をまず隣接する複数の画素からなる小ブロックに分割し、各小ブロック毎に直交変換して各直交変換毎に符号化する方法がある。これらの変換符号化を用いる高効率符号化法では、前記変換された成分に対して量子化を行い可変長符号化して伝送する。

【0003】可変長符号化とは発生頻度の小さな信号を少ないビット数の符号語に符号化し、発生頻度の大きな信号は多くのビット数の符号語に符号化する方法である。これによって、平均的には少ないビット数でデータを伝送することが可能になる。従って従来の画像や音声を記録または伝送する装置では上記のような可変長符号化を用いてデータ量を削減してから記録再生を行っていた。

【0004】しかしながら可変長符号化を用いた場合には、1ビットでも誤りが発生すると符号同期が外れるため、それ以後の可変長符号を復号することが不可能になる。このため従来の装置では伝送路誤りの影響が多数の小ブロックに伝搬し、それを防ぐために多量の誤り訂正符号やリセット信号を必要とした。

【0005】そこでこのような課題を記録時のフォーマットで改善する方法が提案されている（特願平2-404863号）。（図4）は誤りが発生してもその誤りが他の小ブロックへ影響を与えないフォーマットの説明図である。（図4）は変換方法としてDCT（Discrete Cosine Transform）を用いており、小ブロックがDCTを実行する基本単位（DCTブロック）に対応している。（図4（a））は3つの小ブロックの変換後の成分が可変長符号化された後のデータ量の割合を示している。可変長符号化後のデータ量はその入力情報に依存するため、（図4（a））のようにブロック毎に異なるデータ量になっている。このため最初の小ブロックに誤りが発生して可変長符号同期が外れると、第2、第3の小ブロックの先頭位置が検出できなくなるため3つの小ブ

ロックのデータが全て復号できなくなる。これに対し（図4（b））は、まず可変長符号化後のデータ領域を3つの記録ブロックに分割し、そして各DCTブロックの低域を表す可変長符号語から順に対応する記録ブロックの先頭から書き込んでいく。また各記録ブロックの残りのビット数がそこで用いる可変長符号化の最大の符号長より小さくなった場合には、そこで一度書き込みを止める。このようにすることによって、記録ブロックの先頭から書き込まれる一連の可変長符号語の系列が符号語の途中で分断されることがなくなる。次にこの段階で記録ブロックに書き込まれていない可変長符号語は他の記録ブロックも含めて余っている領域に記録する。従って視覚上重要でない高域を表す符号語だけが対応する記録ブロック以外の記録ブロックに書き込まれることになる（（図4（b））の”H”で示す部分）。このようなフォーマットにすることによって1つの小ブロックに誤りが発生しても、他の小ブロックはそれぞれ記録ブロックの先頭から復号が再開できるため誤りの影響を最小限に抑えることが可能になる。

【0006】

【発明が解決しようとする課題】しかしながら上記のようなフォーマットを実現するためには、1度可変長符号化されたデータを並べ換えねばならないため、大変複雑な回路や大容量のメモリが必要であった。特に動画のように高速で実時間処理が必要な装置に適用することは不可能であった。

【0007】本発明はこのような従来の情報記録装置と再生装置の課題を解決することを目的とする。

【0008】

【課題を解決するための手段】第1の本発明は、画像または音声情報を複数画素ずつ集めて小ブロックを構成し、前記小ブロック内の画素成分を冗長を除去しやすいように変換し、前記変換された画素成分を量子化して可変長符号化し、前記小ブロック毎に固定長の記録ブロックを定め、前記可変長符号化された小ブロック毎の可変長符号語を決められたフォーマットに従って前記記録ブロックに記録して伝送する際に、VRAMおよびFRAMという2種類のメモリを準備し、前記小ブロック毎の変換された画素成分を前記VRAMに可変長符号化しながら隙間なく書き込むVRAM記録手段と、前記VRAM記録手段でVRAMへ書き込まれた前記小ブロック毎の可変長符号語を前記フォーマットに従って可変長符号語毎に前記FRAMに書き込むフォーマット手段とを具備し、前記FRAM書き込まれたフォーマット化されたデータを伝送することを特徴とする情報記録装置である。

【0009】第2の本発明は、上記のフォーマットに従って前記記録ブロックに記録して伝送されたデータを再生する際に、VRAMおよびFRAMという2種類のメモリを準備し、前記伝送されてくるフォーマット化され

たデータを前記F RAMに書き込み、前記F RAMへ書き込まれたデータを可変長符号語毎に前記小ブロック毎に分類して前記V RAMへ書き込むデフォーマット手段と、前記デフォーマット手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を可変長符号復号化して前記変換された画素成分に復号する可変長復号化手段とを具備することを特徴とする情報再生装置である。

【0010】第3の発明は、上記のフォーマットを記録または再生する際に、V RAMおよびF RAMという2種類のメモリを準備し、前記小ブロック毎の変換された画素成分を前記V RAMに可変長符号化しながら隙間なく書き込むV RAM記録手段と、前記V RAM記録手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を前記フォーマットに従って可変長符号語毎に前記F RAMに書き込むフォーマット手段とを有し、前記F RAM書き込まれたフォーマット化されたデータを伝送する情報記録装置と、前記伝送されてくるフォーマット化されたデータを前記F RAMに書き込み、前記F RAMへ書き込まれたデータを可変長符号語毎に前記小ブロック毎に分類して前記V RAMへ書き込むデフォーマット手段と、前記デフォーマット手段でV RAMへ書き込まれた前記小ブロック毎の可変長符号語を可変長符号復号化して前記変換された画素成分に復号する可変長復号化手段とを有する情報再生装置を用い、V RAM記録手段と可変長復号化手段、またはフォーマット手段とデフォーマット手段を同一の回路をスイッチで切り替えて使い分けることを特徴とする情報記録再生装置である。

【0011】

【作用】上記のような構成により、本発明の情報記録装置ではV RAMとF RAMの2つのメモリを用いてパイプライン式に可変長符号化とフォーマット化を実行する。これによって、動画信号のような高速な入力信号にも複雑なフォーマット化が適用可能になる。また本発明の情報再生装置では情報記録装置と同様、V RAMとF RAMを用いて高速にデフォーマット化および可変長復号化を実行できる。また、本発明の情報記録装置と情報再生装置はその回路構成に類似点が多い。このため記録時または再生時に処理順番をスイッチを用いて切り替えることにより、ほとんどの回路を共用化できるため、回路規模の削減効果が大きい。

【0012】

【実施例】以下に本発明を実施例を用いて説明する。ここでは説明を簡単にするため(図4(b))のようなフォーマットを実現する実施例を用いる。従って変換方法としてはDCTを用いる。フォーマットとして(図4(b))のように3つの固定の長さの記録ブロックを設定し、各記録ブロックの先頭から対応する各DCTブロック(小ブロック)の低域を表す可変長符号語から書き込む。また可変長符号の最大の符号長を16ビットに設定し、各記録ブロックの残りビット数が16ビットより

小さくなった場合には可変長符号語の書き込みを停止する。このようにして各記録ブロックの低域部の書き込みが終了した後、まだ書き込めていない高域を表す可変長符号語を、各記録ブロックの低域を表す可変長符号語の続きに書き込む(図4(b))の”H”で示す部分)。高域を表す可変長符号語はDCTに対する記録ブロックの残りのスペースから順に3つのDCTの高域の可変長符号語を隙間無く書き込む。このため高域を表す可変長符号語に関しては必ずしも対応する記録ブロックに書き込まれるとは限らない。

【0013】以下の説明は上記のようにDCTされて量子化された量子化値が入力された場合に対する情報記録装置または情報再生装置に対するものである。また説明を簡単にするため、可変長符号の最大の符号長を16ビットに設定するので説明に用いるF RAM、V RAMの入出力ビット幅を16ビットにしている。

【0014】(図1)は第1の本発明の一実施例に係る情報記録装置のブロック図である。(図1)において、1は入力部、2は可変長符号化部、3は符号長検出部、4はシフト器、5はセクタ、6はレジスタ、7は第1のメモリであるV RAM、8はスイッチ、9はシフト器、10はセクタ、11はレジスタ、12は符号長検出、13は第2のメモリであるF RAM、14は出力部、15は制御部である。

【0015】次に本実施例の動作について説明する。入力部1から入力される量子化値は、可変長符号化部2で可変長符号化される。可変長符号化と同時に符号長検出部3では出力される可変長符号語の符号長を検出し制御部15へ出力する。可変長符号化部2から出力される可変長符号語はシフト器4によって巡回シフトされる。ここでのシフト量は、1つ前の可変長符号語の最後のビットの次のビットに現在入力されている可変長符号語の最初のビットが位置する量に制御部15で制御される。具体的には制御部15で符号長検出部3から入力される符号長をもとにシフト量を計算する。シフト器4で巡回シフトされた可変長符号語はセクタ5において、レジスタ6に記憶されている1つ前までの可変長符号語の系列と混合されてレジスタ6へ記憶される。またレジスタ6にまだV RAM7に記録されていない16ビット以上の可変長符号語の系列が記憶された場合には、前から16ビットの系列をV RAMへ書き込む。このようにして可変長符号化部2から出力される可変長符号語は隙間無く詰め込まれた16ビットづつのビット列に変換されてV RAM7へ記録される。

【0016】次にV RAM7へ詰め込まれたデータをフォーマット化して(図4(b))の様な形でF RAM13へ記録する方法について説明する。まず(図4

(b))の各記録ブロックの先頭から順に低域を表す可変長符号語を書き込む方法(低域部の書き込み)について説明する。

【0017】まずスイッチ8でシフト器9の入力としてVRAM7を選択する。次にスイッチ8を介して入力されるVRAM7からのデータをシフト器9で記録ブロックの先頭から詰めて記録できるようにシフト量を制御する。次にセクタ10では、レジスタ11に上位ビットから既に記憶されているデータの最後のビットまではレジスタ11のフィードバックを選択し、それ以下の下位ビットはシフト器9からの入力データを選択する。この選択の閾値（ビット位置）はシフト器9でのシフト量を用いて制御部15で決定される。このようにして既に記録されているデータと入力されたデータを隙間無く接続することが可能になり、このデータをレジスタ11に入力する。同時に符号長検出部12では、各基本時刻毎に現在のレジスタ11上の符号語の先頭ポインタの示す位置から始まる符号語の符号長を検出する。ここで求まる符号長を前記ポインタに加算することによって次の符号語の先頭ポインタを求めることが出来る。またレジスタ11の符号語の先頭ポインタの位置が最上位ビットから16ビットを超えた場合には、その上位16ビット分のデータをFRAM13に書き込む。そしてレジスタ11の内容はセクタ10を用いて16ビット上位方向にシフトされる。また同時に符号語の先頭ポインタも16マイナスされる。このようにしてVRAM7から出力されるデータは順次FRAM13へ書き込まれていくと同時に、可変長符号語の符号語単位で記録ブロックのどこまで書き込まれたかが検出できる。そこで記録ブロックの残りのビット数が16を下回る場合には、そのレジスタ11の上位16ビットのデータをFRAM13へ書き込む。そして一度そのDCTブロックに対する書き込みを終了して次のDCTブロックの書き込みに移る。

【0018】このような操作を3つのDCTブロックに対して実行することによって（図4（b））の低域部分のフォーマット化が実現できる。次にまだFRAM13に書き込まれていない高域に対する可変長符号語の書き込み（高域部の書き込み）方法について説明する。

【0019】（図4（b））のように通常各記録ブロックの低域部分と高域部分はFRAMの1ワード（16ビット）の途中で分離されている。そこでまず現時点でFRAM13に書き込まれている低域を表す可変長符号語の最後の符号語を取り出して、その後ろに隙間無く高域を表す可変長符号語を接続してから再びFRAM13へ書き込む必要がある。このため、まずスイッチ8を切り換えてFRAM13の出力をシフト器9、セクタ10を介してレジスタ11へ入力する。次にスイッチ8を切り換えてVRAM7から高域を表す可変長符号語をシフト器9へ入力する。シフト器9では、レジスタ11において既に記憶されている低域を表す可変長符号語と隙間無く接続できるように入力された高域を表す可変長符号語をシフトする。シフトされた可変長符号語はセクタ10でレジスタ11から出力される低域を表す可変長符

号語と混合されてレジスタ11に入力される。同時に符号長検出部12では高域を表す可変長符号語の符号長を検出しながら上記の低域部の書き込みと同様にFRAM13へデータを書き込んでいく。このようにして各記録ブロックの残りのスペースが無くなるまで同じ処理を繰り返す。また処理途中で、あるDCTブロックに対する可変長符号語が全て書き込まれてしまった場合には、一度そこで処理を中止して次のDCTブロックの高域の可変長符号語を同様の方法で書き込む。このようにしてFRAM13上でフォーマット化されたデータは出力部14から順次出力される。

【0020】以上のような処理によって、比較的簡単な処理を繰り返すことによって（図4（b））のようなフォーマットが実現できる。本発明はVRAM、FRAMの2種類のメモリを用いることによって、動画像のような高速な入力データも実時間処理が可能である。

【0021】次に（図2）を用いて第2の本発明の一実施例に係る情報再生装置の実施例を説明する。（図2）において、16はフォーマット化されたデータの入力部、17はFRAM、18はスイッチ、19はシフト部、20はセクタ、21はレジスタ、22は符号長検出部、23はVRAM、24はセクタ、25はレジスタ、26はシフト部、27は可変長復号化部、28は符号長検出部、29は出力部、30は制御部である。

【0022】次に本実施例の動作について説明する。

（図4（b））のようにフォーマット化されたデータをDCTブロック毎に分離してVRAMに書き込む為には、第1の実施例のフォーマット化と同様に、まず低域部をVRAMに書き込み、次に高域部を分離して各DCTブロック毎にVRAMに書き込む必要がある。この動作をデフォーマット化と呼び以下に説明する。

【0023】入力部16からFRAM17にフォーマット化されたデータが入力される。次にまず低域部をFRAM17からVRAM23へ移す動作を説明する。スイッチ18を切り換えることによって、FRAM17のデータをシフト器19、セクタ20を介してレジスタ21に入力する。同時に符号長検出部22ではレジスタ21のデータから各時刻毎の可変長符号語の符号長を検出し、可変長符号語単位で記録ブロックのどの位置までのデータを読み込んだかを検出する。このようにしてレジスタ21の中の可変長符号語の系列が16ビットを超えると、レジスタ21の上位16ビットをVRAM23に書き込む。また符号長検出によって記録ブロックの残りのビット数が16より小さくなったことが検出された場合は、レジスタ21の上位16ビットをVRAM23に書き込んでそのDCTブロックに対する低域部の処理を終了する。このような処理を各DCTブロック毎に実行することによって低域部のデフォーマット化が実現できる。

【0024】次に高域部のデフォーマット化について説



明する。高域部のデフォーマット化では、フォーマット化と同様に低域部の可変長符号語と高域部の可変長符号語をVRAM上の1ワード(16ビット)の中で混合する必要がある。そこでまず現時点でVRAM23に書き込まれている低域を表す可変長符号語の最後の符号語を取り出して、その後ろに隙間無く高域を表す可変長符号語を接続してから再びVRAM23へ書き込む必要がある。このため、まずスイッチ18を切り換えてVRAM23の出力をシフト器19、セクタ20を介してレジスタ21へ入力する。次にスイッチ18を切り換えてFRAM17から高域を表す可変長符号語をシフト器19へ入力する。シフト器19では、レジスタ21において既に記憶されている低域を表す可変長符号語と隙間無く接続できるように入力された高域を表す可変長符号語をシフトする。シフトされた可変長符号語はセクタ20でレジスタ21から出力される低域を表す可変長符号語と混合されてレジスタ21に入力される。同時に符号長検出部22では高域を表す可変長符号語の符号長を検出しながら上記の低域部の書き込みと同様にVRAM23へデータを書き込んでいく。このようにして各記録ブロックの残りのスペースが無くなるまで同じ処理を繰り返す。また処理途中で、あるDCTブロックに対する可変長符号語が全て書き込まれてしまった場合には、一度そこで処理を中止して次のDCTブロックの高域の可変長符号語を同様の方法で書き込む。このようにしてVRAM23上にDCTブロック毎に分離されたデフォーマット化されたデータが記録される。

【0025】次にデフォーマット化されたVRAM23に記録されたデータを可変長復号化する方法について説明する。まずVRAM23から出力される連続する可変長符号語の系列は、セクタ24を介してレジスタ25へ入力される。シフト器26では、レジスタ25から出力される可変長符号語をその先頭のビットが最上位ビットに来るようにシフトして可変長復号化部27へ入力する。可変長復号化部27では入力された可変長符号語を復号して量子化値に変換して出力部29から出力する。同時に符号長検出部28では復号された可変長符号語の符号長を検出し、レジスタ25における次の符号語の先頭位置を求める。このようにして可変長符号語毎に復号処理を行う。レジスタ25上のデータでまだ復号されていないデータ量が16ビットより小さくなる場合は、セクタ24を用いてVRAM23から新しいデータを入力し、レジスタ25に記憶されているデータの後ろに接続して再びレジスタ25に入力する。

【0026】以上のような処理を実行することによって、フォーマット化されたデータを量子化値に復号することが可能になる。本発明により、FRAMとVRAMの2種類のメモリを用いることによって、比較的簡単な処理によって動画像等の高速な入力信号に対する再生装置を構成することが可能になる。

【0027】最後に、本発明の情報記録装置と情報再生装置を共用して回路規模を大幅に削減できる装置の実施例を(図3)を用いて説明する。(図3)において、31は符号化入力部、32は復号化出力部、33は可変長符号化部/復号化部、34は符号長検出部、35はスイッチ、36はシフト器、37はスイッチ、38はセクタ、39はレジスタ、40はVRAM、41はスイッチ、42はシフト器、43はセクタ、44はレジスタ、45は符号長検出部、46はFRAM、47は符号化出力部、48は復号化入力部、49は制御部である。

【0028】まず本実施例の記録時の動作について説明する。記録時においては、シフト器36の入力をスイッチ35によって可変長符号化部33の出力に設定する。またセクタ38の入力をスイッチ37によってシフト器36とレジスタ39の出力に設定する。このようにスイッチ35およびスイッチ37を設定することによって、(図3)に示した再生装置と(図1)に示した記録装置を一致させることが可能になる。このように2つのスイッチを使って本実施例で記録装置が実現できる。

【0029】次に本実施例の再生時の動作について説明する。再生時においては、シフト器36の入力をスイッチ35によってレジスタ39の出力に設定する。またセクタ38の入力をスイッチ37によってVRAM40とレジスタ39の出力に設定する。さらにシフト器36の出力は可変長復号化部33に接続し、レジスタ44の出力はVRAM40の入力に接続される。このようにスイッチ35およびスイッチ37を設定することによって、(図2)に示した再生装置と(図1)に示した記録装置を一致させることが可能になる。このように2つのスイッチを使って本実施例で再生装置が実現できる。

【0030】このように本実施例によれば、情報記録再生装置を情報記録装置または情報再生装置とほとんど同じ回路規模で実現することが可能になる。従って情報記録装置と情報再生装置を独立に備える場合に比べて大幅な回路規模の削減が実現できる。

【0031】以上3つの実施例を用いて本発明の情報記録装置、情報再生装置、情報記録再生装置の構成を説明した。上記の実施例のレジスタ6、25および39のビット数は、 $16 \times 2 = 32$ ビットあれば十分であり、レジスタ11、21および44は、 $16 \times 3 - 1 = 47$ ビットあれば十分実現可能である。

【0032】また本実施例は全て可変長符号の最大の符号長が16ビットの場合について説明しているが、その他任意の最大符号長を持つ可変長符号に対しても適用可能であることは言うまでもない。同時にフォーマットについても(図4(b))以外のフォーマットにも適用可能であり、任意の数の小ブロックについても実現可能である。また実際の回路構成では、本発明の上記以外の様々な構成が可能である。

【0033】

【発明の効果】以上のように、本発明の情報記録装置ではVRAMとFRAMの2つのメモリを用いてパイプライン式に変長符号化とフォーマット化を実行することにより、動画信号のような高速な入力信号にも複雑なフォーマット化が適用可能になる。また本発明の情報再生装置では情報記録装置と同様、VRAMとFRAMを用いて高速にデフォーマット化および可変長復号化を実行できる。さらに、本発明の情報記録装置と情報再生装置はその回路構成に類似点が多いため、記録時または再生時に処理順番をスイッチを用いて切り替えることにより、ほとんどの回路を共用化できるため、回路規模の削減効果を図ることが可能となる。

【図面の簡単な説明】

【図1】第1の本発明の情報記録装置の一実施例に係るブロック図である。

【図2】第2の本発明の情報再生装置の一実施例に係るブロック図である。


【図3】第3の本発明の情報記録再生装置の一実施例に係るブロック図である。

【図4】フォーマット化の説明図である。


【符号の説明】

- 2 可変長符号化部
- 3、12 符号長検出部
- 4、9 シフト器
- 5、10 セレクタ
- 6、11 レジスタ
- 7 VRAM
- 13 FRAM
- 15 制御部
- 27 可変長復号化部


【図4】



【図1】



【図2】



【図3】

